- 目錄
第1篇 fpga工程師（核心層）職位描述與崗位職責(zé)任職要求
職位描述：
職責(zé)描述：
1.負(fù)責(zé)無線通信軟件無線電平臺的fpga開發(fā)；
2.負(fù)責(zé)工業(yè)控制器和工業(yè)網(wǎng)關(guān)的fpga開發(fā)；
3.負(fù)責(zé)基于fpga的軟硬件協(xié)同調(diào)試。
任職要求：
1.電子.通信.計(jì)算機(jī)或相關(guān)專業(yè)本科或以上學(xué)歷；
2.具有豐富的fpga開發(fā)經(jīng)驗(yàn)，精通_ilin_或altera系列芯片的開發(fā)，熟悉vivado或者quartus開發(fā)環(huán)境；
3.熟悉使用veriloghdl語言，可獨(dú)立完成復(fù)雜模塊的邏輯設(shè)計(jì)；
4.有fpgasoc開發(fā)經(jīng)驗(yàn)者優(yōu)先；
5.熟悉uart.spi.i2c.以太網(wǎng)和pci-e等常用通信協(xié)議；
6.良好的邏輯思維能力和分析能力，扎實(shí)的技術(shù)基礎(chǔ)，良好的團(tuán)隊(duì)合作精神和溝通能力；
7.良好的英文聽說讀寫能力。
第2篇 高級fpga工程師職位描述與崗位職責(zé)任職要求
職位描述：
職責(zé)描述：
1.熟悉系統(tǒng)需求、功能及架構(gòu)，可進(jìn)行fpga子系統(tǒng)的分解、子模塊的劃分；
2.熟悉所負(fù)責(zé)系統(tǒng)及fpga子系統(tǒng)的設(shè)計(jì)原理、實(shí)現(xiàn)方法及工作流程等；
3.負(fù)責(zé)fpga子系統(tǒng)的開發(fā)工作，包括編程、仿真、綜合、布線、時序分析等；
4.負(fù)責(zé)fpga設(shè)計(jì)文檔和測試文檔的編寫，組織fpga子系統(tǒng)的測試工作；
5.參與整機(jī)調(diào)試、測試過程中定位問題和解決問題；
6.協(xié)助項(xiàng)目負(fù)責(zé)人、質(zhì)量人員等共同完成整個項(xiàng)目；
7.完成領(lǐng)導(dǎo)交辦的其他工作。
任職要求：
1.計(jì)算機(jī)、通信、自動化、電子工程等相關(guān)專業(yè)碩士及以上學(xué)歷，5年以上相關(guān)工作經(jīng)驗(yàn)；
2.掌握收發(fā)信機(jī)中數(shù)字中頻信號及基帶信號處理算法及fpga實(shí)現(xiàn)；
3.熟練掌握基于fpga平臺的開發(fā)環(huán)境（如quartus、vivado、ise）及仿真環(huán)境（modelsim）；
4.熟練掌握vhdl、verilog-hdl編程，具有獨(dú)立開發(fā)系統(tǒng)和子系統(tǒng)能力；
5.熟練使用調(diào)試儀器，如信號源、示波器、萬用表、邏輯分析儀；
6.具備相關(guān)設(shè)計(jì)文檔及測試文檔的編寫能力。
第3篇 fpga工程師b02職位描述與崗位職責(zé)任職要求
職位描述：
崗位職責(zé)：
1. 負(fù)責(zé)神經(jīng)網(wǎng)絡(luò)計(jì)算機(jī)fpga路由器的開發(fā)；
2. 設(shè)計(jì)調(diào)試主板的原理圖和cpu等各種芯片與fpga的接口。
任職要求：
1. 國內(nèi)學(xué)歷：統(tǒng)招全日制 985/211 碩士及以上學(xué)歷，取得學(xué)位證和畢業(yè)證；
2. 國外學(xué)歷：海外全日制碩士及以上學(xué)歷；qs 世界大學(xué)排名前 300 高等院校；海外留學(xué)時長不少于 1.5 年；
3. 3年以上fpga開發(fā)相關(guān)工作經(jīng)驗(yàn)；
4. 熟悉fpga模塊的開發(fā)，熟悉fpga與其它芯片、接口的互連；
5. 熟悉fpga高速串行接口的設(shè)計(jì)；
6. 有路由器、高速網(wǎng)絡(luò)設(shè)備的fpga開發(fā)工作經(jīng)驗(yàn)優(yōu)先考慮；
7. 熟悉c、verilog、vhdl等語言；
8. 具有良好的溝通協(xié)調(diào)能力和分析判斷能力，并具備高度責(zé)任心及敬業(yè)精神；
9. 具有較好的邏輯思維和分析能力，有較強(qiáng)的實(shí)踐動手能力。
第4篇 硬件fpga工程師崗位職責(zé)硬件fpga工程師職責(zé)任職要求
硬件fpga工程師崗位職責(zé)
崗位職責(zé):
1.fpga設(shè)計(jì)及調(diào)試等相關(guān)工作;
2.新品的開發(fā)，現(xiàn)有產(chǎn)品的優(yōu)化升級、維護(hù)等相關(guān)工作;
3.上級臨時安排的其他相關(guān)的工作等
崗位要求:
1.本科以上學(xué)歷，電子類相關(guān)專業(yè)，具備fpga設(shè)計(jì)經(jīng)驗(yàn);;
2.熟練掌握altera/_ilin_芯片設(shè)計(jì)與開發(fā)工具;
3.熟悉verilog/vhdl語言，能獨(dú)立進(jìn)行fpga時序設(shè)計(jì)、分析、仿真;
4.熟悉常用數(shù)字信號處理算法及實(shí)現(xiàn)方法，有扎實(shí)的理論功底;
5.有工業(yè)物聯(lián)網(wǎng)和工業(yè)自動化控制經(jīng)驗(yàn)者優(yōu)先;
6.能承受一定的工作壓力。崗位職責(zé):
1.fpga設(shè)計(jì)及調(diào)試等相關(guān)工作;
2.新品的開發(fā)，現(xiàn)有產(chǎn)品的優(yōu)化升級、維護(hù)等相關(guān)工作;
3.上級臨時安排的其他相關(guān)的工作等
崗位要求:
1.本科以上學(xué)歷，電子類相關(guān)專業(yè)，具備fpga設(shè)計(jì)經(jīng)驗(yàn);;
2.熟練掌握altera/_ilin_芯片設(shè)計(jì)與開發(fā)工具;
3.熟悉verilog/vhdl語言，能獨(dú)立進(jìn)行fpga時序設(shè)計(jì)、分析、仿真;
4.熟悉常用數(shù)字信號處理算法及實(shí)現(xiàn)方法，有扎實(shí)的理論功底;
5.有工業(yè)物聯(lián)網(wǎng)和工業(yè)自動化控制經(jīng)驗(yàn)者優(yōu)先;
6.能承受一定的工作壓力。
第5篇 fpga工程師（武漢）職位描述與崗位職責(zé)任職要求
職位描述：
職責(zé)描述：
1. 參與fpga解決方案設(shè)計(jì)；
2. 進(jìn)行模塊設(shè)計(jì)、代碼編寫、仿真、測試、維護(hù)等工作；
3. 進(jìn)行算法移植、仿真驗(yàn)證等工作；
4. 分析并解決開發(fā)過程中的問題，優(yōu)化fpga資源及時序，提高系統(tǒng)性能；
5. 配合嵌入式軟件、硬件設(shè)計(jì)人員進(jìn)行板級調(diào)試以及系統(tǒng)聯(lián)調(diào)工作；
6. 協(xié)助制定測試計(jì)劃，配合完成最終測試；
7. 負(fù)責(zé)技術(shù)文檔編寫。
任職要求：
1、2年以上fpga開發(fā)經(jīng)驗(yàn)；熟悉fpga設(shè)計(jì)、開發(fā)流程和仿真技術(shù)，具有獨(dú)立的fpga編碼、仿真、調(diào)試能力；
2、精通verilog語言，掌握一種以上的開發(fā)環(huán)境的使用；熟練使用matlab者優(yōu)先；
3、具有高速傳輸接口（srio、pcie等）開發(fā)經(jīng)驗(yàn)，具有千兆以太網(wǎng)接口開發(fā)經(jīng)驗(yàn)；具有高速存儲（sata/raid/ddr4）、zynq、圖像算法開發(fā)經(jīng)驗(yàn)者優(yōu)先；
4、具有與dsp、arm聯(lián)調(diào)經(jīng)驗(yàn)，具備較多的故障定位、問題分析和解決問題的調(diào)試經(jīng)歷；
5、具有良好的硬件基礎(chǔ)，能夠使用邏輯分析儀、示波器、頻譜儀等工具；
6、具有較強(qiáng)的技術(shù)文檔編寫能力者優(yōu)先；
7、有良好的團(tuán)隊(duì)合作精神，工作態(tài)度積極，責(zé)任心強(qiáng)。
第6篇 處理fpga工程師崗位職責(zé)
信號處理fpga工程師 京信通信系統(tǒng)(中國)有限公司 京信通信系統(tǒng)(中國)有限公司,京信,京信通信,京信通信系統(tǒng),京信通信系統(tǒng)(中國)有限公司,京信 職責(zé)描述:
1、負(fù)責(zé)lte/gsm/5g nr/微波物理層功能中fpga軟件開發(fā)、調(diào)試及維護(hù);
2、熟悉無線通信信號處理算法,并按照fpga工程的方法,根據(jù)算法完成方案詳細(xì)設(shè)計(jì)、代碼實(shí)現(xiàn)、單元測試及集成測試;
3、對開發(fā)軟件的質(zhì)量和進(jìn)度負(fù)責(zé);
4、根據(jù)產(chǎn)品需求進(jìn)行各個平臺軟件或硬加速器或ip core的應(yīng)用設(shè)計(jì)和調(diào)試;
5、負(fù)責(zé)相關(guān)平臺物理層軟件的維護(hù)與優(yōu)化工作。
任職要求:
1、良好的verilog、c/c++語言基礎(chǔ),熟練掌握邏輯設(shè)計(jì)及優(yōu)化方法;
2、熟識大型fpga開發(fā)過程;
3、熟練掌握程序開發(fā)、調(diào)試及優(yōu)化方法;
4、具備英文文檔閱讀能力;
5、熟悉通信信號處理/調(diào)制解調(diào)/編譯碼常用算法和理論基礎(chǔ);
6、了解2g/3g/4g/5g通信系統(tǒng)物理層相關(guān)協(xié)議;
7、、具備信號處理、基帶處理、編解碼的fpga開發(fā)經(jīng)驗(yàn)者優(yōu)先;
8、有500k以上邏輯的大型fpga開發(fā)經(jīng)驗(yàn)者優(yōu)先;
9、數(shù)學(xué)功底扎實(shí)者優(yōu)先;
10、具備通信系統(tǒng)物理層協(xié)議算法研究與開發(fā)經(jīng)驗(yàn)者優(yōu)先;
11、具備pcie、ddr ram等高速接口開發(fā)經(jīng)驗(yàn)者優(yōu)先。
